日本国特許庁

JAPAN PATENT OFFICE

17.03.**03**

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 3月20日

REC'D: 0 9 MAY 2003

出願番号 Application Number:

特願2002-079528

WIPO PCT

[ST.10/C]:

[JP2002-079528]

出 願 人 Applicant(s):

ソニー株式会社

PRIORITY DOCUMENT

UBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 4月22日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-079528

【書類名】 特許願

【整理番号】 0290002103

【提出日】 平成14年 3月20日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 7/00

【発明者】

【住所又は居所】 福岡県福岡市早良区百道浜2丁目3番2号 ソニーセミ

コンダクタ九州株式会社内

【氏名】 森山 勝利

【発明者】

【住所又は居所】 福岡県福岡市早良区百道浜2丁目3番2号 ソニーセミ

コンダクタ九州株式会社内

【氏名】 森 寛伸

【発明者】

【住所又は居所】 福岡県福岡市早良区百道浜2丁目3番2号 ソニーセミ

コンダクタ九州株式会社内

【氏名】 塚崎 久暢

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100114661

【弁理士】

【氏名又は名称】 内野 美洋

【選任した代理人】

【識別番号】 100080160

【弁理士】

【氏名又は名称】 松尾 憲一郎

【手数料の表示】

【予納台帳番号】 156525

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 データ記憶回路及び同データ記憶回路におけるデータ書込み 方法及びデータ記憶装置

【特許請求の範囲】

【請求項1】 記憶素子に新規データの書込みを行なう前に、同記憶素子が 記憶している既存データの読込みを行なって既存データと新規データとを比較す る比較判定部を設け、

同比較判定部において、既存データと新規データとが一致する場合には記憶素 子への書込みを行なわず、既存データと新規データとが不一致の場合には記憶素 子への新規データの書込みを行なうべく構成したことを特徴とするデータ記憶回 路。

【請求項2】 データ記憶回路には、既存データの読出制御を行なう読出制御信号と、新規データの書込制御を行なう書込制御信号とを生成する制御信号生成部を設け、

同制御信号生成部からの制御信号に基づいて、比較判定部において既存データと新規データとの比較を行なうべく構成したことを特徴とする請求項1記載のデータ記憶回路。

【請求項3】 所定の記憶素子に新規データの書込処理を行なう前に、同記憶素子が記憶している既存データを読出す読出処理を行ない、既存データと新規データとを比較して、一致する場合には記憶素子への書込処理を行なわず、不一致の場合には記憶素子への新規データの書込処理を実行することを特徴とするデータ記憶回路におけるデータ書込み方法。

【請求項4】 データ記憶回路に入力した書込信号に基づいて読出制御信号と書込制御信号とを生成し、読出制御信号に基づいて既存データを読出し、書込制御信号に基づいて新規データと比較することを特徴とする請求項3記載のデータ記憶回路におけるデータ書込み方法。

【請求項5】 記憶素子に新規データの書込みを行なう前に、同記憶素子が 記憶している既存データの読込みを行なって既存データと新規データとを比較す る比較判定部を設け、 同比較判定部において、既存データと新規データとが一致する場合には記憶素 子への書込みを行なわず、既存データと新規データとが不一致の場合には記憶素 子への新規データの書込みを行なうべく構成したことを特徴とするデータ記憶放 置。

【請求項6】 データ記憶装置には、既存データの読出制御を行なう読出制御信号と、新規データの書込制御を行なう書込制御信号とを生成する制御信号生成部を設け、

同制御信号生成部からの制御信号に基づいて、比較判定部において既存データと新規データとの比較を行なうべく構成したことを特徴とする請求項1記載のデータ記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、所定のデータを記憶するデータ記憶回路及び同データ記憶回路におけるデータ書込み方法、及びデータ記憶装置に関するものである。

[0002]

【従来の技術】

従来、パーソナルコンピュータをはじめとする電子計算機においては、CPU やメモリICなどの半導体装置内に、多数の記憶素子を組み合わせて構成したデータ記憶回路を配設し、同データ記憶回路にデータを記憶させて各種の処理を実 行させている。

[0003]

かかるデータ記憶回路の記憶素子においては、通常、一つの記憶素子あたり1 ビットのデータを記憶すべく構成している。すなわち、記憶素子は二種類の異なる状態を維持可能としており、一方の状態を「0」とし、他方の状態を「1」として、いずれか一方の状態を維持させることにより、「0」または「1」のデータを記憶している。このような記憶素子を多数配設することにより、記憶素子の配設数に応じたデータ量の記憶を可能としている。

[0004]

かかる記憶素子としては、多種多様な構成のものが知られており、例えば、N チャンネルMOSFET (Metal Oxide Silicon Field Effect Transistor) か らなるフラッシュメモリの記憶素子では、ゲート電極部に設けたフローティング ゲート層に電荷を蓄積した状態を「1」とし、フローティングゲート層に電荷を 蓄積していない状態を「0」、あるいはその逆として「0」と「1」のデータを 記憶可能としている。

[0005]

また、強磁性トンネル接合素子からなるMRAM(Magnetic Random Access Memory)の記憶素子では、自由磁化層の磁化方向が固定磁化層の磁化方向と反平行の状態を「1」、平行の状態を「0」、あるいはその逆として「0」と「1」のデータを記憶可能としている。

[0006]

これらの記憶素子を設けたデータ記憶回路において、ある一つの記憶素子に「0」または「1」のデータを新規に記憶させる場合には、同記憶素子に所定の電圧の印加、または電流の通電を行なうことにより状態変化を生起して行なっているが、その際に、記憶素子に先に記憶していた既存データが「0」であるか「1」であるかに関係なく、記憶素子に所定の電圧の印加、または電流の通電を行なうことにより同記憶素子を強制的に所定の状態として、新規データの記憶を行なっている。

[0007]

【発明が解決しようとする課題】

しかしながら、上記従来のデータ記憶回路を具備した半導体装置からなるデータ記憶装置では、先に記憶していた既存データと、書込みを行なう新規データとが同一のデータであるにもかかわらず、記憶素子には電圧を印加して、または電流を通電して新規データの書込処理を行なっていたので、実質的な効果のない電力消費を生じ、省電力化を阻害しているという問題があった。

[0008]

特に、上記したフラッシュメモリやMRAMに用いられている記憶素子は、その構造上、新規データの書込みを行なうべく状態変化を生じさせるために多大な

電力を必要とするので、フラッシュメモリやMRAMなどのデータ記憶回路では 無駄な電力消費もその分だけ大きくなり、省電力化をさらに阻害するという問題 があった。

[0009]

【課題を解決するための手段】

そこで、本発明のデータ記憶回路では、上記の問題点を解決するために、記憶素子に新規データの書込みを行なう前に、同記憶素子が記憶している既存データの読込みを行なって既存データと新規データとを比較する比較判定部を設け、同比較判定部において、既存データと新規データとが一致する場合には記憶素子への書込みを行なわず、既存データと新規データとが不一致の場合には記憶素子への新規データの書込みを行なうべく構成した。

[0010]

また、データ記憶回路には、既存データの読出制御を行なう読出制御信号と、 新規データの書込制御を行なう書込制御信号とを生成する制御信号生成部を設け 、同制御信号生成部からの制御信号に基づいて、比較判定部において既存データ と新規データとの比較を行なうべく構成したことにも特徴を有するものである。

[0011]

また、本発明のデータ記憶回路におけるデータ書込み方法では、所定の記憶素子に新規データの書込処理を行なう前に、同記憶素子が記憶している既存データを読出す読出処理を行ない、既存データと新規データとを比較して、一致する場合には記憶素子への書込処理を行なわず、不一致の場合には記憶素子への新規データの書込処理を実行することとした。

[0012]

さらに、データ記憶回路に入力した書込信号に基づいて読出制御信号と書込制 御信号とを生成し、読出制御信号に基づいて既存データを読出し、書込制御信号 に基づいて新規データと比較することにも特徴を有するものである。

[0013]

また、本発明のデータ記憶装置では、上記の問題点を解決するために、記憶素子に新規データの書込みを行なう前に、同記憶素子が記憶している既存データの

読込みを行なって既存データと新規データとを比較する比較判定部を設け、同比 較判定部において、既存データと新規データとが一致する場合には記憶素子への 書込みを行なわず、既存データと新規データとが不一致の場合には記憶素子への 新規データの書込みを行なうべく構成した。

[0014]

さらに、データ記憶装置には、既存データの読出制御を行なう読出制御信号と 、新規データの書込制御を行なう書込制御信号とを生成する制御信号生成部を設 け、同制御信号生成部からの制御信号に基づいて、比較判定部において既存デー タと新規データとの比較を行なうべく構成したことにも特徴を有するものである

[0015]

【発明の実施の形態】

本発明のデータ記憶回路及び同データ記憶回路を具備させて形成したデータ記憶装置は、複数の記憶素子を組み合わせて構成した記憶部を具備しており、かかるデータ記憶回路及びデータ記憶装置にデータの書込みを行なう場合には、所定の記憶素子に新規データを記憶させる前に、同記憶素子に既に記憶されている既存データをあらかじめ読出し、既存データと新規データとを比較して、一致した場合には新規データの書込みを行なわず、不一致の場合にのみ新規データの書込みを行なうものである。


[0016]

すなわち、既存データと新規データとが一致することによって記憶素子に対して状態変化を生起する必要がない場合には、記憶素子に対して電圧の印加、または電流の通電を行なわず、その分だけ電力消費を削減し、省電力化することができる。

[0017]

特に、既存データと新規データとが一致する確率は略50%であるので、記憶素子へのデータ書込みに要する電力を略半減させることができ、データ記憶回路 及びデータ記憶装置の省電力化に大きく寄与することができる。

[0018]



[0019]

ただし、データ記憶回路は、半導体基板上に構築したものに限定するものではなく、半導体基板以外の適宜の基板上に構築してもよい。また、データ記憶装置は、単一の半導体基板上にデータ記憶回路を構築した形態に限定するものではなく、複数の半導体基板に所要の回路を構築し、それらを適宜の電気配線で接続して構成してもよい。

[0020]

既存データと新規データとの一致・不一致の判定を行なう比較判定は、データ 記憶回路に設けた比較判定部で行なっており、同比較判定部に既存データと新規 データとを取込んだ後、比較処理を行なっている。

[0021]

さらに、データ記憶回路には、書込信号を検出して後述する制御信号を生成する制御信号生成部を設けている。書込信号は、いわゆるライトイネーブル信号であって、制御信号生成部において書込信号を検出することにより、データ記憶回路に接続した新規データ入力線から入力した新規データ信号に基づいて、所定の記憶素子に新規データを書込可能とすべく構成している。

[0022]

特に、制御信号生成部では、書込信号の検出にともなって既存データの読出制御を行なう読出制御信号と、新規データの書込制御を行なう書込制御信号とを生成している。

[0023]

そして、制御信号生成部は、先に読出制御信号を出力することにより所定の記憶素子における既存データを読出して比較判定部に取込み、次いで、書込制御信号を出力することにより比較判定部に取込んだ既存データと新規データとの比較を行なって、既存データと新規データとが不一致の場合には、比較判定部は書込許可信号を出力して新規データの記憶素子への書込みを実行している。

[0024]

一方、既存データと新規データとが一致する場合には、比較判定部は書込許可信号を出力せず、従って、記憶素子への新規データの書込みは実行せず、無用の電力消費を抑制している。

[0025]

以下において、図面に基づいて本発明の実施形態をさらに詳説する。

[0026]

図1は、本実施形態のデータ記憶回路1のブロック図である。データ記憶回路1は、複数の記憶素子Mを適宜配列して構成した記憶素子領域2を具備する記憶部3と、同記憶部3を新規データの入力受付状態とする書込信号6sを検出する制御信号生成部4と、書込信号6sの検出に基づいて記憶部3の所定の記憶素子Mで記憶する新規データの記憶素子Mへの書込みの制御を行なう比較判定部5とにより構成している。

[0027]

さらに、データ記憶回路1には、記憶部3に新規データを入力する新規データ 入力線6を接続するとともに、制御信号生成部4に書込信号7sを入力するための 書込信号線7を接続している。

[0028]

本実施の形態では、記憶素子Mとして強磁性トンネル接合素子を用いており、 記憶素子領域2内に格子状に配設した複数のワード線8とビット線9との交差部 分に強磁性トンネル接合素子を配設している。なお、図示していないが、強磁性 トンネル接合素子に記憶したデータの読出しを行なうべく、ワード線8と平行に 読出用のセンス線を設けている。

[0029]

以下においては、記憶素子Mが強磁性トンネル接合素子である場合について説明するが、記憶素子Mは強磁性トンネル接合素子に限定するものではなく、フラッシュメモリを構成するNチャンネルMOSFET等の既知の記憶素子であってもよく、その場合、記憶素子Mへのデータの書込形態及び読出形態に合わせて適宜のワード線8及びビット線9を設けてよい。

[0030]

各ワード線8及び各センス線の一端にはそれぞれ列駆動制御部10を接続しており、各列駆動制御部10は列デコーダ11と接続して、列デコーダ11からの制御信号に基づいて作動すべく構成している。また、各ビット線9の一端には行駆動制御部12を接続しており、各行駆動制御部12は行デコーダ13と接続して、行デコーダ13からの制御信号に基づいて作動すべく構成している。

[0031]

列デコーダ11には列アドレスデータ出力部14を接続しており、また、行デコーダ13には行アドレスデータ出力部15を接続している。所定の記憶素子Mを指定する外部入力信号を、列アドレスデータ信号14sとして列アドレスデータ出力部14から列デコーダ11に入力し、また、行アドレスデータ信号15sとして行アドレスデータ出力部15から行デコーダ13に入力すべく構成している。

[0032]


図1においては、列アドレスデータ出力部14及び行アドレスデータ出力部15は、データ記憶回路1の外部に設けているように記載しているが、列アドレスデータ出力部14及び行アドレスデータ出力部15を含めてデータ記憶回路1としてもよい。:

[0033]

列デコーダ11では、入力された列アドレスデータ信号14sに基づいてデコードし、列デコーダ11と接続した列駆動制御部10のいずれか一つを作動させ、また、行デコーダ13では、入力された行アドレスデータ信号15sに基づいてデコードし、行デコーダ13と接続した行駆動制御部12のいずれか一つを作動させ、作動状態となった列駆動制御部10と接続しているワード線8またはセンス線と、同じく作動状態となった行駆動制御部12と接続しているビット線9との交差部分に位置する記憶素子Mを作動状態として、同記憶素子Mへのデータの書込みまたは読出しを可能としている。

[0034]

特に、記憶素子Mに新規データを書込む場合、あるいは、記憶素子Mから既存 データを読出す場合には、列アドレスデータ出力部14から出力した列アドレスデ



[0035]

さらに、本実施の形態においては、記憶素子Mを強磁性トンネル接合素子としているので、行駆動制御部12にはそれぞれ新規データ入力線6を接続している。そして、上記したように所定の記憶素子Mを作動状態とするとともに、新規データ入力線6を介して行駆動制御部12に新規データ信号6sを入力することにより、行駆動制御部12がビット線9に所定の向きの電流を流し、記憶素子Mに新規データの書込みを行なっている。

[0036]

一方、記憶素子Mに記憶した既存データの読出しは、上記したように読出しを 行なう記憶素子Mを作動状態として、センス線を用いて記憶素子Mの抵抗値を検 出し、列駆動制御部10において検出した抵抗値に基づいて既存データ信号を生成 し、列デコーダ11に出力することにより行なっている。

[0037]

データ記憶回路1は、通常、ノイズ等の誤入力によって記憶素子Mにおける記憶状態が勝手に変動することを防止するプロテクト状態としており、上記したようにデータ記憶回路1に書込信号7sを入力することにより、同書込信号7sの入力時のみデータ記憶回路1の記憶部3を新規データの入力可能状態として、新規データを書込可能としている。

[0038]

特に、データ記憶回路1では、書込信号7sを検出する制御信号生成部4において、書込信号7sの検出にともなって読出制御信号16sと書込制御信号17sとを生成している。読出制御信号16sとは、新規データが記憶される記憶素子Mから既存データの読出しを行なうための制御信号であり、書込制御信号17sとは、同記憶素子Mに新規データの書込みを行なうための制御信号である。

[0039]

書込信号7sから読出制御信号16sと書込制御信号17sとを生成すべく、制御信号

生成部4には、図2に示すように、読出制御信号生成部18と、書込制御信号生成部19とを並列させて設けている。

[0040]

すなわち、制御信号生成部4では、書込信号線7を読出制御信号生成線20と書込制御信号生成線21とに分岐して、読出制御信号生成部18と書込制御信号生成部19とにそれぞれ書込信号7sを入力し、読出制御信号生成部18において読出制御信号16sを生成するとともに、書込制御信号生成部19において書込制御信号17sを生成している。

[0041]

読出制御信号生成部18では読出制御信号生成線20をさらに第1読出制御信号生成線20aと第2読出制御信号生成線20bとに分岐し、第1読出制御信号生成線20aと第2読出制御信号生成線20bとをANDゲート22に接続し、同ANDゲート22によって読出制御信号16sを生成している。

[0042]

このとき、第2読出制御信号生成線20bにはNOTゲート23を介設し、さらに、同NOTゲート23の出力側に抵抗体24を介設するとともにコンデンサ25の一端を接続することにより、図3に示すように、読出制御信号生成部18は書込信号7sの立ち上がりを検出して読出制御信号16sを生成し、ANDゲート22に接続した読出制御信号線16から出力している。

[0043]

また、書込制御信号生成部19でも書込制御信号生成線21をさらに第1書込制御信号生成線21aと第2書込制御信号生成線21bとに分岐し、第1書込制御信号生成線21aと第2書込制御信号生成線21bとをNORゲート26に接続し、同NORゲート26によって書込制御信号17sを生成している。

[0044]

このとき、第2書込制御信号生成線21bにはNOTゲート27を介設し、さらに、同NOTゲート27の出力側に抵抗体28を介設するとともにコンデンサ29の一端を接続することにより、図3に示すように、書込制御信号生成部19は書込信号7sの立ち下がりを検出して書込制御信号17sを生成し、NORゲート26に接続した

書込制御信号線17から出力している。

[0045]

すなわち、読出制御信号16s及び書込制御信号17sは、同一の書込信号7sから生成することができるので、極めて簡単な構成で、所定の時間差を有する読出制御信号16sと書込制御信号17sとを精度よく生成することができ、同読出制御信号16s及び同書込制御信号17sによる後述する比較判定部5の制御を確実に行なうことができる。

[0046]

図1に示すように、読出制御信号線16及び書込制御信号線17は、列デコーダ11及び行デコーダ13に接続し、読出制御信号16s及び書込制御信号17sに基づいて列デコーダ11及び行デコーダ13を後述するように制御している。さらに、読出制御信号線16及び書込制御信号線17は、各列駆動制御部10及び各行駆動制御部12にもそれぞれ接続し、読出制御信号16s及び書込制御信号17sに基づいて列駆動制御部10及び行駆動制御部12を後述するように制御している。

[0047]

また、読出制御信号線16及び書込制御信号線17は、比較判定部5にも接続して おり、読出制御信号16s及び書込制御信号17sを比較判定部5に入力して、比較判 定部5の制御を行なっている。

[0048]

さらに、比較判定部 5 には、比較する新規データ信号6sと既存データ信号30sとを入力すべく、新規データ入力線 6 を接続するとともに、列デコーダ11と連結した既存データ入力線30を接続している。

[0049]

比較判定部5は、図4に示すように、新規データ入力線6を介して入力した新規データ信号6sを一時保持する新規データ信号保持部31と、既存データ入力線30を介して入力した既存データ信号30sを一時保持する既存データ信号保持部32と、新規データ信号保持部31で保持した新規データ信号6sと既存データ信号保持部32で保持した既存データ信号30sとの比較判定を行なう書込許可信号生成部33とによって構成している。

[0050]

新規データ信号保持部31は、同新規データ信号保持部31への新規データ信号6s の入力を制御する入力制御トランジスタ34と、新規データ信号保持部31に入力し た新規データ信号6sを保持する保持部35とにより構成している。

[0051]

入力制御トランジスタ34のゲート電極には読出制御信号線16を接続しており、 ゲート電極に読出制御信号16sを入力することによって、入力制御トランジスタ3 4に接続した新規データ入力線6から、入力制御トランジスタ34に接続した保持 部35に、新規データ信号6sを入力している。

[0052]

保持部35は、2つのインバータ36,36を組み合わせて構成したラッチからなる 簡易記憶回路としており、一定期間、新規データ信号6sを保持可能としている。

[0053]

また、既存データ信号保持部32も、新規データ信号保持部31と同様に、既存データ信号保持部32への既存データ信号30sの入力を制御する入力制御トランジスタ37と、既存データ信号保持部32に入力した既存データ信号30sを保持する保持部38とにより構成している。

[0054]

入力制御トランジスタ37のゲート電極には読出制御信号線16を接続しており、 ゲート電極に読出制御信号16sを入力することによって、入力制御トランジスタ3 7に接続した既存データ入力線30から、入力制御トランジスタ37に接続した保持 部38に、既存データ信号30sを入力している。

[0055]

保持部38は、2つのインバータ40,40を組み合わせて構成したラッチからなる 簡易記憶回路としており、一定期間、既存データ信号30sを保持可能としている

[0056]

書込許可信号生成部33は、新規データ信号保持部31からの新規データ信号6sの 出力を制御する出力制御トランジスタ41と、既存データ信号保持部32からの既存 データ信号30sの出力を制御する出力制御トランジスタ42と、出力制御トランジスタ41,42により保持部35,38から出力した新規データ信号6sと既存データ信号30 sとを入力するXORゲート43とにより構成している。

[0057]

特に、出力制御トランジスタ41,42のゲート電極には、それぞれ書込制御信号線17を接続しており、同書込制御信号線17を介して書込制御信号17sを出力制御トランジスタ41,42に入力することにより、保持部35,38からXORゲート43に新規データ信号6sと既存データ信号30sとを出力している。

[0058]

XORゲート43では、入力された新規データ信号6sと既存データ信号30sが不一致の場合には、同XORゲート43に接続した書込許可信号線44から書込許可信号44sを出力し、新規データ信号6sと既存データ信号30sが一致する場合には、書込許可信号44sの出力を行なわない。

[0059]

出力制御トランジスタ41,42のゲート電極に書込制御信号17sを入力して、新規データ信号保持部31及び既存データ信号保持部32から、新規データ信号6s及び既存データ信号30sを同時に出力することにより、新規データ信号6sと既存データ信号30sとの比較を極めて容易に行なうことができ、書込許可信号生成部33の構成を簡潔とすることができる。

[0060]

さらに、書込許可信号生成部33での判定処理を短時間で行なうことができるので、処理速度を向上させることができる。

[0061]

なお、書込制御信号17sの入力時以外には、XORゲート43には誤作動防止信号を入力し、XORゲート43が誤って書込許可信号44sを出力することを防止している。本実施の形態では、ゲート電極に書込制御信号線17を接続した制御トランジスタ41,42,45を用いて誤作動防止信号を制御している。

[0062]

書込許可信号線44は、図1に示すように、各列駆動制御部10及び各行駆動制御

部12とそれぞれ接続しており、各列駆動制御部10及び各行駆動制御部12に書込許可信号44sを入力すべく構成している。

[0063]

最後に、図5のフローチャートに基づいて、上記のように構成したデータ記憶回路1に新規データを記憶させる場合の動作について説明する。所定の記憶素子Mに新規データを記憶する際には、まず、同記憶素子Mを上記したようにあらかじめ作動状態とする(ステップS1)。

[0064]

そして、データ記憶回路 1 には、新規データ入力線 6 から新規データ信号6sを入力するとともに(ステップ S 2)、書込信号線 7 から書込信号7sを入力する(ステップ S 3)。

[0065]

書込信号7sの入力に基づいて、制御信号生成部4は、先ず読出制御信号線16を介して読出制御信号16sを出力し(ステップS4)、列デコーダ11、行デコーダ13、各列駆動制御部10、各行駆動制御部12に入力することにより、所定の記憶素子Mに記憶している既存データを列デコーダ11に読出し、列デコーダ11は、読み出した既存データを既存データ信号30sとして、同列デコーダ11に接続した既存データ入力線30に出力する(ステップS5)。これが読出処理である。

[0066]

また、制御信号生成部4は、読出制御信号16sを比較判定部5にも入力し、比較判定部5では、読出制御信号16sの入力にともなって、同比較判定部5の新規データ信号保持部31に新規データ信号6sを入力させて一旦保持するとともに、既存データ信号保持部32に既存データ信号30sを入力させて一旦保持する(ステップS6)。

[0067]

所定時間の後、制御信号生成部4は書込信号7sに基づいて書込制御信号17sを 生成し、同書込制御信号17sを比較判定部5に入力する(ステップS7)。なお 、書込制御信号17sは、読出制御信号16sによって比較判定部5に新規データ信号 6sと既存データ信号30sとが入力されるに十分な時間の経過後に制御信号生成部 4から出力されるべく書込信号7sを調整している。

[0068]

比較判定部5では、入力された書込制御信号17sに基づいて、新規データ信号保持部31で保持した新規データ信号6sと、既存データ信号保持部32で保持した既存データ信号30sとを出力して比較する(ステップS8)。

[0069]

そして、新規データ信号6sと既存データ信号30sとが不一致の場合には、新規 データと既存データは異なっているので、比較判定部5は書込許可信号44sを出 力する(ステップS9)。

[0070]

このとき、制御信号生成部4から出力した込制御信号17sは、書込制御信号線17を介して列デコーダ11、行デコーダ13、各列駆動制御部10、各行駆動制御部12にも入力し、さらに、比較判定部5が出力した書込許可信号44sを、書込許可信号線44を介して各列駆動制御部10及び各行駆動制御部12に入力することにより、記憶部3は所定の記憶素子Mに新規データの書込みを実行する(ステップS10)。これが書込処理である。

[0071]

一方、比較判定部5での新規データ信号6sと既存データ信号30sとの比較において(ステップS8)、新規データ信号6sと既存データ信号30sとが一致した場合、すなわち、新規データと既存データとが一致する場合には、比較判定部5は書込許可信号44sを出力せず、記憶部3は所定の記憶素子Mに新規データの書込みを実行しないまま書込処理を終了する。

[0072]

記憶素子Mへの新規データの書込みを実行しなくても、すでに記憶素子Mに記憶している既存データは、新規データと同じデータであるので、問題が生じることはない。

[0073]

このように、記憶素子Mに記憶させる新規データが、同新規データの書込みを 行なう記憶素子Mに既に記憶されている既存データと一致する場合には、新規デ ータの書込みを実行しないことによって、新規データの書込みにともなう電力の 消費を削減することができ、省電力化を図ることができる。

[0074]

そして、上記のデータ記憶回路1を半導体基板上に構築することによって少電力化したデータ記憶装置を形成することができ、同データ記憶装置を用いることによって少電力化したICメモリや記憶領域を有するCPUを形成することができる。

[0075]

【発明の効果】

請求項1記載の発明によれば、記憶素子に新規データの書込みを行なう前に、 同記憶素子が記憶している既存データの読込みを行なって既存データと新規データとを比較する比較判定部を設け、同比較判定部において、既存データと新規データとが一致する場合には記憶素子への書込みを行なわず、既存データと新規データとが不一致の場合には記憶素子への新規データの書込みを行なうべくデータ記憶回路を構成したことによって、記憶素子への書込みの実行回数を実質的に削減することができ、新規データの書込みにともなう電力の消費を抑制して省電力化できる。

[0076]

特に、既存データと新規データとが一致する確率は略50%であるので、新規 データの書込みに要する消費電力を半減させることができる。

[0077]

請求項2記載の発明によれば、データ記憶回路には、既存データの読出制御を 行なう読出制御信号と、新規データの書込制御を行なう書込制御信号とを生成す る制御信号生成部を設け、同制御信号生成部からの制御信号に基づいて、比較判 定部において既存データと新規データとの比較を行なうべく構成したことによっ て、精度よく生成した読出制御信号と書込制御信号とによりデータ記憶回路の制 御を確実に行うことができ、誤作動を防止して余計な電力消費を防止できる。特 に、所定の時間差を設けて生成する読出制御信号と書込制御信号との時間差を必 要最小限に調整できるので、比較判定部での処理を高速化できる。

[0078]

請求項3記載の発明によれば、所定の記憶素子に新規データの書込処理を行なう前に、同記憶素子が記憶している既存データを読出す読出処理を行ない、既存データと新規データとを比較して、一致する場合には記憶素子への書込処理を行なわず、不一致の場合には記憶素子への新規データの書込処理を実行することによって、請求項1記載の発明と同様に、既存データと新規データが一致した場合には書込処理を実行しないので、書込処理の実行回数を実質的に削減することができ、書込処理にともなう電力の消費を抑制して省電力化できる。

[0079]

請求項4記載の発明によれば、データ記憶回路に入力した書込信号に基づいて 読出制御信号と書込制御信号とを生成し、読出制御信号に基づいて既存データを 読出し、書込制御信号に基づいて新規データと比較することによって、既存デー タの読み出し処理に引き続いて新規データの書込処理を速やかに実行することが でき、処理速度を向上させることができるとともに、誤作動を防止し、誤作動に ともなう余計な電力消費を防止できる。

[0080]

請求項5記載の発明によれば、記憶素子に新規データの書込みを行なう前に、 同記憶素子が記憶している既存データの読込みを行なって既存データと新規データとを比較する比較判定部を設け、同比較判定部において、既存データと新規データとが一致する場合には記憶素子への書込みを行なわず、既存データと新規データとが不一致の場合には記憶素子への新規データの書込みを行なうべくデータ記憶装置を構成したことによって、請求項1記載の発明と同様に、記憶素子への書込みの実行回数を実質的に削減することができ、新規データの書込みにともなう電力の消費を抑制して省電力化できる。

[0081]

請求項6記載の発明によれば、データ記憶装置には、既存データの読出制御を 行なう読出制御信号と、新規データの書込制御を行なう書込制御信号とを生成す る制御信号生成部を設け、同制御信号生成部からの制御信号に基づいて、比較判 定部において既存データと新規データとの比較を行なうべく構成したことによっ て、請求項2記載の発明と同様に、精度よく生成した読出制御信号と書込制御信号とによりデータ記憶装置の制御を確実に行うことができ、誤作動を防止して余計な電力消費を防止できる。特に、所定の時間差を設けて生成する読出制御信号と書込制御信号との時間差を必要最小限に調整できるので、比較判定部での処理を高速化できる。

【図面の簡単な説明】

【図1】

本発明に係るデータ記憶回路の構成を説明するブロック図である。

【図2】

制御信号生成部の構成を説明する回路図である。

【図3】

制御信号生成部で生成した読出制御信号と書込制御信号の説明図である。

【図4】

比較判定部の構成を説明する回路図である。

【図5】

データ記憶回路におけるデータの書込処理のフローチャートである。

【符号の説明】


- M 記憶素子
- 1 データ記憶回路
- 2 記憶素子領域
- 3 記憶部
- 4 制御信号生成部
- 5 比較判定部
- 6 新規データ入力線
- 6s 書込信号
- 7 書込信号線
- 8 ワード線
- 9 ビット線
- 10 列駆動制御部

- 11 列デコーダ
- 12 行駆動制御部
- 13 行デコーダ
- 14 列アドレスデータ出力部
- 14s 列アドレスデータ信号
 - 15 行アドレスデータ出力部
 - 15s 行アドレスデータ信号
 - 16 読出制御信号線
 - 16s 読出制御信号
 - 17 書込制御信号線
 - 17s 書込制御信号
 - 30 既存データ入力線
 - 30s 既存データ信号
 - 44 書込許可信号線
 - 44s 書込許可信号




図面


【図1】




【図2】




【図3】



【図4】







【書類名】

要約書

【要約】

【課題】 データの記憶を行なうデータ記憶回路において、省電力化したデータ 記憶回路及び同データ記憶回路におけるデータ書込み方法、さらにデータ記憶装 置を提供する。

【解決手段】 記憶素子Mに新規データの書込みを行なう前に、同記憶素子Mが記憶している既存データの読込みを行ない、既存データと新規データとを比較して、既存データと新規データとが一致する場合には記憶素子Mへの書込みを行なわず、既存データと新規データとが不一致の場合には記憶素子Mへの新規データの書込みを行なうべくデータ記憶回路を構成する。同データ記憶回路を半導体基板上に形成することによりデータ記憶装置とする。

【選択図】 図1

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社